Testul in-circuit (ICT) – designul pentru testabilitate al PCB-urilor (Partea a 2-a)

17 APRILIE 2008

Reguli de design electric
După cum am prezentat în articolul anterior, testabilitatea unei plăci electronice la testul in-circuit este dată de:
a) parametri mecanici: forma PCB-ului populat şi varianta constructivă a adaptorului de test;
b) parametri electrici: accesul probelor de test, metodele de test şi posibilităţile de izolare electrică a componentelor din jur.

Astăzi o să discutăm despre parametri de design electric ce influenţează testabilitatea plăcii electronice. La designul unei plăci electronice trebuie să ţinem cont de controlabilitatea şi de observabilitatea acesteia.

Controlabilitatea PCB-ului e dată de posibilitatea de a izola componentele electronice faţă de cele din jurul lor, posibilitatea de a le iniţializa/reseta, de a genera pentru ele teste empirice şi teste bazate pe vectori de test digitali. Observabilitatea PCB-ului e dată de posibilitatea de a verifica funcţionalitatea acestuia.

Controlabilitatea PCB-ului generează reguli de design care se reflectă în logica de plasare a pad-urilor de test pe PCB. Pentru ca plasarea padurilor de test să aibă efectul scontat, trebuie respectate în designul PCB-ului următoarele reguli:

1) Re- designul buclelor RL, conform diagramei alăturate pentru a putea testa rezistoarele, prin splitarea valorii şi adăugarea unui punct de test intermediar.

2) Posibilitatea de înlăturare sau izolare a bateriilor. Altfel, nu se poate testa lipsa scurt-circuitelor de pe PCB; este recomandat ca bateriile să se monteze după testul in-circuit.

3) Posibilitatea izolării electrice a oscilatoarelor. În testele digitale, înainte de execuţia acestora este important să izolăm toate circuitele oscilante externe circuitului de testat. Prin adăugarea unui pad de testare, putem să aplicăm un nivel logic pe pinul oscilatorului şi astfel să anulăm efectul acestuia.
4) Posibilitatea izolării tuturor circuitelor digitale prin designul de pad-uri de test pe pinii de enable/disable ai circuitelor integrate. Mai jos avem câteva exemple în acest sens.
Trebuie practic să lăsăm deschisă posibilitatea de a controla IC-ul respectiv, chiar dacă în schema de lucru acel circuit integrat va fi tot timpul funcţional. Foarte des pinii de enable/disable se conectează implicit la Vcc sau la Gnd, fără a se lăsa posibilitatea controlului lor din programul de test.
Programul de test in-circuit foloseşte un compilator care automat generează secvenţa de izolare a IC-urilor din jurul componentei de testat dacă se poate realiza activarea pinilor de enable/disable.
Designul de pad-uri de test pe circuitele de RESET ale microcontrolerelor şi microprocesoarelor face parte din aceeaşi categorie de reguli referitoare la posibilitatea izolării componentelor. Alăturat avem o exemplificare a alocării de pad-uri de test astfel încât să putem executa un reset al microprocesorului atunci când PCB-ul este alimentat.

5) Separarea circuitelor de reset / enable / disable, astfel încât să putem acţiona individual asupra IC-urilor din circuit. Astfel este important ca pinii de enable/ disable/ reset să poată fi acţionaţi separat şi pentru fiecare IC în parte, astfel încât să avem un control total asupra plăcii electronice.
6) Controlul semnalelor
neutilizate de pe PCB.
Este indicat să plasăm pad-uri de test pe pinii neutilizaţi de pe PCB, ca să putem să controlăm starea acestora. Este posibil ca ei să rămână într-o stare intermediară ce ne afectează testarea circuitului respectiv.

7) Evitarea distrugerilor de componentă datorită backdrive-ului pe circuitele sensibile. În cazul în care generăm vectori de test (de exemplu generarea unei adrese şi aplicarea nivelelor logice dorite pe pinii de intrare (pinii de adresă ai unei memorii în acest caz) s-ar putea ca aceste nivele logice să fie contrare nivelelor logice care se găsesc nativ aici (în cazul nostru nivelele logice de pe bufferul 244).
Tehnica de aplicare a vectorilor de test independent de starea magistralei se numeşte backdriving. Dacă aplicăm nivele logice contrare celor existente pe o durată mai lungă există pericolul distrugerii componentelor. Pentru a limita efectele acestei tehnici este bine să stabilim pad-uri de testare astfel încât să aplicăm indirect semnalele de intrare. Practic acolo unde avem bufere, inversoare etc. este bine să alocăm pad-uri de test pe pinii lor de intrare şi să controlăm indirect circuitele integrate adiţionale.
Mai jos avem cazul unor IC-uri ce sunt controlate indirect prin intermediul unor inversoare, la intrarea cărora există pad-uri de test.
8) Reguli de design test pentru JTAG (Boundary Scan). Pentru a putea executa teste de tipul JTAG pe placa electronică trebuie să respectăm următoarele reguli:
– toţi pinii tip boundary scan TDI, TDO, TMS, TCK, TRST (opţional) trebuie să aibă puncte de test ataşate.
– pinii TDI, TMS, TCK, TRST* (opţional) trebuie să fie în configuraţie pull-up/ pull down cu un rezistor ce este tipic de 1K. Toţi pinii IC-urilor testate cu boundary scan trebuie să poată fi setaţi ca pini tri-state.
– dacă din anumite motive circuitele integrate nu sunt compatibile cu standardul Boundary scan 1149.1 trebuie ca modul de lucru “pass-through” ce permite semnalului să treacă direct de la pinul de input JTAG TDI la pinul de output JTAG TDO să se realizeze foarte uşor, prin câteva instrucţiuni simple.

9) Reguli referitoare la alimentarea plăcii.
Pad-uri de test de masă/ alimentare trebuie aplicaţi în mai multe locuri pe PCB. Planul de masă poate să aibă variaţii sensibile în funcţie de testele efectuate. În special back-drivingul la mai mulţi pini simultan creează această posibilitate.

10) Influenţa pinilor de test asupra PCB-ului de testat – reguli de urmat
– Semnalele de frecvenţă înaltă sunt disturbate de către pinii de test şi de aceea aceştia trebuie conectaţi prin buffere sau prin probe capacitive când sunt folosiţi la generarea/măsurarea semnalelor de frecvenţă înaltă.
– Dacă avem circuite sensibile, atunci utilizăm teste de tip cluster /funcţionalitate pe un întreg modul sau utilizăm un adaptor cu pini de test pe două nivele.
Utilizând aceste reguli de design mecanic (prezentate în numărul anterior al revistei) şi electric (enumerate mai sus) vom avea rezultate foarte bune la testarea in-circuit a PCB-ului respectiv. Aceasta deoarece EFICIENÞA unei metode de test depinde foarte mult de designul PCB-ului.
De cele mai multe ori în momentul în care se discută despre metodele de testare în producţie, designul plăcii electronice este finalizat şi este destul de anevoios de făcut corecţii de design care să îmbunătăţească testabilitatea. Cel mai indicat este ca în faza de design, proiectantul să ţină cont de regulile de design (mecanic şi electric) de testabilitate şi să conlucreze cu inginerul de test pentru a realiza acest lucru.

TEST 2008
În încheiere doresc să menţionez că ALFA TEST va fi prezentă la expoziţia de profil electronic TEST 2008 (Pavilioanele 23-25, Stand 5) ce va avea loc între 21-24 Aprilie în pavilioanele ROMEXPO, cu echipamente şi soluţii de test inovative prezentate LIVE. Mai jos avem o descriere a principalelor echipamente cu care vom fi prezenţi:

ORBOTECH AOI – Vantage S22
Sistem de inspecţie optică automată 3D ce poate fi folosit inline sau offline cu aplicabilitate în segmentul firmelor EMS medii, cu un raport preţ calitate / imbatabil.

TAKAYA 820s
Sistem de inspecţie tip flying probe, foarte flexibil şi versatil ideal în cazul testării electrice a loturilor de PCB-uri mici (mii de buc./săptămână) şi cu design flexibil.
XJTAG
Soluţii de test boundary scan complexe dar uşor de utilizat.

De asemenea vom prezenta LIVE software-ul de dezvoltare TEST EXPERT, adaptoarele de test H+W şi soluţiile de încasetare pentru sisteme electronice ELMA.

Vă aşteptăm la TEST 2008!

Ing. Marius Toader
ALFA TEST
Mobil:+40 723 524 364
marius.toader@alfatest.ro
www.alfatest.ro

Lasă un răspuns

Adresa ta de email nu va fi publicată. Câmpurile necesare sunt marcate *

  • Folosim datele dumneavoastră cu caracter personal NUMAI pentru a răspunde comentariilor/solicitărilor dumneavoastră.
  • Pentru a primi raspunsuri adecvate solicitărilor dumneavoastră, este posibil să transferăm adresa de email și numele dumneavoastră către autorul articolului.
  • Pentru mai multe informații privind politica noastră de confidențialitate și de prelucrare a datelor cu caracter personal, accesați link-ul Politica de prelucrare a datelor (GDPR) si Cookie-uri.
  • Dacă aveți întrebări sau nelămuriri cu privire la modul în care noi prelucrăm datele dumneavoastră cu caracter personal, puteți contacta responsabilul nostru cu protecția datelor la adresa de email: gdpr@esp2000.ro
  • Abonați-vă la newsletter-ul revistei noastre